PATENT ABSTRACTS OF JAPAN

(11)Publication number:

58-115569

(43)Date of publication of application: 09.07.1983

(51)Int.CI.

GO6F 15/16

(21)Application number: 56-212082

(71)Applicant: FUJI ELECTRIC CO LTD

FUJI FACOM CORP

(22)Date of filing:


29.12.1981

(72)Inventor: HAGIWARA KENICHI

(54) MULTIPROCESSOR SYSTEM

(57)Abstract:

PURPOSE: To improve the throughput of the whole of the system, by recognizing immediately the existence of an idle processor by a main processor and assigning this processor to a task to which the start request is issued. CONSTITUTION: Contents of flag registers of plural processors constituting the multiprocessor system are inputted to input terminals 11,12...1n corresponding to idle processors. These terminals are connected to one terminals of corresponding gate circuits 21,22...2n, and the other input terminals are connected to a processor select indication flag register 50 through an inverter 60. Meanwhile, output terminals of circuits 21W2n are connected to input terminals of corresponding processor status display flag registers 31,32...3n, and outputs of these registers are connected to a processor number register 80 through a priority encoder 40 and a gate circuit 70. Thus, the virtual device having the channel bus is provided to control exclusively the specific area to the mass storage device by the channel bus.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

(9) 日本国特許庁 (JP)

①特許出願公開

⑩ 公開特許公報 (A)

昭58—115569

Olnt. Cl.³G 06 F 15/16

識別記号

庁内整理番号 6619-5B **多公開 昭和58年(1983)7月9日**

発明の数 1 審査請求 未請求

(全 6 頁)

❷マルチプロセツサ方式

顧 昭56-212082

②出 顯 昭56(1981)12月29日

20発 明 者 萩原賢一

日野市富士町1番地富士フアコ

ム制御株式会社内

①出 願 人 富士電機製造株式会社

川崎市川崎区田辺新田1番1号

心出 願 人 富士フアコム制御株式会社

日野市富士町1番地

邳代 理 人 弁理士 玉蟲久五郎 外3名

明細蓋

1. 船明の名称

@特

マルチプロセプサ方式

2.特許請求の範囲

マスタブロセッチ及びこれに従属する複数のブロセッチから構成されるマルチブロセッチ・システムにおいて、

プロセッチ番号を出力しかつ空き状態にあるプロセッサが存在しない場合にはその旨を表示する信号を出力する選択手政、及びタスク管理ナーブルをマスクプロセッサに倫え、

マスタブロセツサは、各プロセツサからタスクの起動要求を受けたときは前記選択手段の出力信号を設定している場合には該番号を有するプロセツサを前記起動要求に係るタスクに割付け、前記出力は号が空きプロセツサの不存在を設示している場合には前記タスク管理テーブルに従って選択したプロセッチを前記起動要求に係るタスクに割付けることを特徴とするマルチブロセッサ方式。

3.免明の詳細な説明

この発明はプロセッサ割付け方式の改良により 処理能力の向上を図つたマルチプロセッチ方式に 関するものである。

複数台のプロセッサから構成されるマルチプロ セッサ・レステムにおいては、タスク(特定の目 的をもつた処理の集合)の割付けに関するプロセ フサ相互間の岐合解決手段として、マスタブロセフサ方式が採用されている。この方式は、 複数台のプロセツサのうちいずれか 1 台をマスタブロセッサとし、これに従属する残りの各プロセッサは、他のプロセツサへの割付けを伴うタスクの実行装水が生じたときにはその旨をマスタブロセッサに通知し、この通知を受けたマスタブロセッサがそのタスクの優先度、 レステム 稼動状態などに応じこの実行要求タスクに対して 被適のプロセッサを割付ける 構成となつている。

従来この種マスタブロセッサ方式におけるアロセッサ方式に対けるアロセッサ方式に対けるで登建するためのタスク管理テーブル及びロセッサの状態を管理するためのプロセッサロピッナの状態を管理するためのプロセッサロピックでは、各プロセッサが以下に示すような手順に従って割付けるペンサが以下に示すような手順に従って割付けるペンサが以下に示するというソフトウェアのと方式が採用されている。すなわち、あるタスクに対する起動要求が通知されると、マスタブロセ

る。この通知を受けたマスタブロセツサの CPUは、タスク管理テーブル及びプロセツサ管理テーブル にその旨を記録する。特にタスクを終了したブロセツサについては、プロセツサ智理テーブルに「空き状型」が記録される。その後マスタブロセッサの CPUはタスク管理テーブルを選べ、起動要求が保留中のタスクあるいは優先順位が低かつたため実行が中断されたタスクが存在していれば、そのうちいずれかを選択し、選択したタスクにプロセッサを割付ける作業を行なう。

しかしながら、上記マスタブロセンサ方式におけるプロセンサ割付け方式には次のような欠点がある。すなわち、タスク起動要求の適知及びタスク終了の通知はマスタブロセンサの CPU で到着なこれるので、起動要求のあつたタスクにプロセンサを割付ける作業中に、タスクの終了に伴って空き状態になったプロセンサが発生した場合であってといるので、マスタブロセッサは新たに発生した空き状態を迫ちに認めて

ツナはプロセツサ智坦テーブルを調べて、タスク を実行していない空き状態のプロセツサを採す。 望き状態のプロセッサが見つかればそのプロセッ サを起助要求のあつたタスクに割付ける。一方、 空き状態のプロセッナが見つからなければ、タス ク賢理テーブルを組べて起勤要求のあつたタスク よりも優先順位の低いタスクを実行しているプロ セツサを探す。もし、そのようなプロセツサが見 つかればそのプロセツサが実行中のタスクを中断 させ、起動要求のあつた高い侵先頃位のタスクを 実行させる。一方、そのような低後先順位のタス クを実行しているブロセツサが見つからなければ、 起動製水は保留される。上紀プロセツナ副付け作 葉の結果は、タスク管理テーブル及びプロセッサ 賀理テーブルに記録される。特に、新たにタスク が割付けられたプロセツサについては、プロセツ サ智理テーブルに「タスク実行状態」が記録され 8.

また各プロセツサは実行していたタスクを終了 するたびに、その旨をマスタブロセツサに通知す

ことができない。このためマスタブロセツサは、 空き状態のプロセツサが実際に存在するにも拘ら ず、優先敗位の低いタスクを実行しているプロセ ツサをあえて中断させ、このプロセツサに実行装 求のあつたプロセツサを刮付けてしまうという不 台建を生ずる場合がある。

第1回はこのような一例を示す数念図であり、 債輪は時間を示し、縦軸はプロセツサ及びこれら が実行中のタスクの区分を示している。第1四に おいて、7台のプロセツサPi~PrのうちPiがマス タブロセツサであり、これに従属する各プロセツ サPi~Prは時刻toにおいてそれぞれタスクで、で、 を実行している。これらタスクは、Ti、To、 な、To、Trの順に後先類位が低くな中のタスクTo が新たなタスクToの起動要求を発生する。これを 受付けたマスタブロセツサPiが実行中の。これを 受付けたマスタブロセツサPiは上述した手類的 け作数中に時刻toにおいてプロセツサPoの実力 のタスクToが新たなタスクToの起動要求を発する

持開昭58-115569 (3)

が、これはマスタブロセツナPiにおいて保留され る。引起いて時期はにおいてプロセツナ凡が実行 していたタスクでが終了してタスク終了通知が発 せられるが、これもマスタプロセツサ凡において 従僧される。マスタブロセツチ Piは、時刻 4にお いて、優先順位の最も低いタスクでを実行してい るプロセッナ Prを選択し、これをプロセッナ Psか ら起動型水のあつたタスク Taに割付ける。ただし タスクでに比べてタスクでの優先順位が高いもの とする。

マスタプロセツサの CPU は、タスク Taに対する プロセッチ Prの割付けが終了すると、保留してお いたプロセツナPaからの起動要求の処理を開始す る。このプロセンサ割付け処理は上还した手順と 全く同様の手順で行われる。この場合、ブロセツ ナPaからのタスクTaの終了通知が依然として保留 されたままになつているので、マスクブロセツナ はプロセツォPaが実際には空き状態にあることを 組織できない。このため、マスタブロセツナは、 時刻 taにおいて、最も優先単位の低いタスク Taを

これをタスクToに捌付け、この割付けが終了した 後、はじめてブロセツサ凡からのタスク終了通知 の処理を開始することになる。 このように、従来方式においてはプロセッナか 5 のタスク終了通知をタスク起動袋水と同様に到 着単にマスタブロセツサで処理していたので、マ スタブロセツサが空き状態になつたブロセツナの 存在を退職するまで長時間を要することかあり、

> 本免明は上妃従来方式の欠点を考慮してなされ たものであり、その目的は、マスタブロセッナが 空き状態になつたプロセッチの存在を直もに退益 して、これを起動要次のあつたタスクに例付ける ことによつてシステム全体の処理能力の向上を凶 つたプロセツナ刟付け方式を提供することにある。

レステム全体の処理能力を十分に発揮できないと

いう欠点があつた。

実行しているプロセツナ Piのタスクを中断させて

以下本発明の詳細を実施例により説明する。

第2凶は、本発明の一実施例に使用する空きブ ロセツナ選択装置の構成の一例を示すプロック図

であり、これはマスタブロセツサ内に設けられて いる。マルチプロセツナを構成するロ台のプロセ ツナは、それぞれタスク実行中であるか空き状態 にあるかを表示する状態フラグ・レジスタ(凶示 せず)を備えており、これらのレジスタの内容は それぞれこの空きプロセツサ選択装置の対応の入 力端子 1 1、1 2、1 3 … 1 a に入力する。これら入 力端子はそれぞれ対応のゲート回路 21、22、23 … 2 ■ の一方の入力端子に結合されており、これ らゲート回路の他方の入力端子はインパータ 6 0 を介してプロセツナ連択指示フラグ・レジスタ 50 の出力強子に結合されている。ゲート回路 21、 22、25 … 2 m の出力端子は、対応のプロセプサ 状態投示フラグ・レジスタ 31、32、33 … 3 n の 入力端子に結合され、これらレジスタの出力端子 はプライオリテイ・エンコーダ40の入力端子に 結合されている。このブライオリテイ・エンコー グの出力端子はゲート回路70の一方の入力端子 に結合されており、このゲート回路の他方の入力 端子は、プロセプサ選択指示フラグ・レジスタ50 の出力端子に直結されている。ゲート回路10の 出力端子はプロセッチ哲号レジスタ80の人力端 **チに貼台されており、このレジスタ80の円谷は** 端子81を介してマスタブロセッサの CPU に統出 される。

入力端子 11(1=1~=)には、対応のプロセッ サーがタスクに割付けられたときにそのプロセッ サがタスク実行状態になつたことを示すフラグ 「O」がィスタブロセツナの CPU から供給され、一 方対応のプロセツサーがタスクを終了したときに そのプロセツサが空き状態になつたことを示すフ ラグ「1」がマスタブロセツサの CPU を介すること なくプロセツサーから直接供給される。マスタブ ロセツサは、上述のように構成された空きプロセ ツサ選択装置の他に、すべてのタスクの地行状態 を管理するためのタスク智程テーブル(凶示せず)

マスタブロセツサは、いずれかのプロセツサか 6 タスクに対する起動袋求の通知を受けると、ま **ずブロセツサ選択指令フラグ・レひスタ50にブ**

ロセツナの選択を指令するフラグ「1」をセツトす る。これによつてすべてのゲート回路 21~2 m が 適断され、すべてのプロセツサ状態表示フラグ・ レシスタ 51~5n が対応の入力 塩子 11~1n から 分離されてその内容の更新が禁止される。ブライ オリティ・エンコーダ40は、プロセツサ状配設 示フラグ・レジスタ 31~3mからプロセツナ状盤 ガネフラグを読込み、プロセツナの空き状態を救 示するフラグ [1] が1個だけ存在する場合にはそ のフラグを出力しているレジスタ 31 の収容位置 情報(プロセツサ番号)を出力し、プロセツサの 空き状態を表示するフラグ「1」が複数個存在する. 場合にはそれらの中から所定の優先順位に従つて 1個を選択しそのプロセツナ番号を出力する。一 方プライオタテイ・エンコーダ40は、読込んだ プロセツサ状態表示フラグがすべてタスク実行中 を投示する「0」を出力している場合には、「0」を 出力する。プライオリテイ・エンコーダ40から 出力された空き状態にあるプロセツナ番号又はす ペイのプロセツナがタスク実行中であることを表

示する [0] は、ゲート70を介してプロセツナギ 特レシスタ B O にセツトされる。

マスタブロセツサの CPUは、更新されたプロセ ツサ 数号レジスタ80の内容を出力 編子81を介 して絶取り、これが「0」でなく空き状態にあるブ ロセツナの番号を表示している場合には、その番 号に対応するプロセツサを起助袋求タスクに割付 ける。一方マスタブロセフナの CPU は、プロセツ ナ数号レンスタ 6 0 の内容が「0」であつて空きブ ロセツサが存在しない場合には、タスク質性テー ブルの内容に載いて、起助要求のあつたタスクに 比べて低い優先順位のタスクを実行しているプロ セツナをさがす。そのようなプロセッサが存在す ればその実行中のタスクが中断されてこれに起動 袋沢タスクが割付けられ、そのようなプロセンナ が存在しなければ起勤要求は保留される。マスタ プロセッチの CPUは、空き状態にあつたプロセッ ナに起動要求のあつたタスクを割付けた場合には、 このプロセツサに対応する入力端子 11 にタスク の実行状態を示すフラグ「O」を出力し、引続いて

プロセツナ選択指令フラグ・レひスタ 5 0 に [0] をセツトする。これにより、入力端子11~1m上 の新たなプロセツナ状態表示フラグがゲート21 ~2gを介してレシスタ31~3gにセフトされる。 一方各プロセツサは、実行していたタスクを終 了したときには、まず対応の入力端子 11 上にプ ロセッチの空き状態を投示するフラグ「1」を出力 し、引続いてタスクの終了をマスタブロセツナの CPUに通知する。入力端子 1 L 上に出力されたフ ラグ「1」は、CPUがプロセツナ選択中でなければ 直もに、通択中であればこれが終了するのをまつ て、ゲート 21 を介してレジスタ 31 にセツトさ れる。一方マスタブロセツナの CPU に通知された タスク終了通知は、他のプロセツサからの終了通 知あるいは起動要求などの到着順序に従つて直ち にあるいは避宜な時間保留されたのち処理され、 タスク管理テーブルの内容が更新される。引続い て、マスタブロセツサの CPU はタスク資 建テープ ルを調べ、起動災灾が保留されているタスクある

いは優先順位が低いため中断されていたタスクが

存在すれば、そのうちのいずれか1つを通宜な避 択基単に従つて避択し、これに空き状態になった プロセッチを割付けるための作業を行う。

邦 3 凶は、本免明の一実施例に使用する空きブロセッサ避択接置の他の構成の一例を示すブロック凶である。この装置は郭 2 凶示の装置と同様マスタブロセッサ内に設けられている。郭 3 凶において、第 2 凶に関したものと同一であるから、第 2 凶に関した説明を受しないであるう。第 3 凶中 9 1、9 2 … 9 a は対応のブロセッサ 1、2 … a の動作可能表示フラグをマスタブロセッサの CPU から受ける入力紹子、101、102 … 10a はこれら入力紹子上のフラグを格納する動作可能表示フラグ・レジスタ、111、112 … 11a はゲート回路である。

マスタブロセッサの CPUは、起動姿象のあつた タスクにプロセッサを割付けるための前述した作 葉において、プロセッサ避択指令フラグ・レジス タ 5 0 に [1] をセットするに先立つて、タスク質

排開昭58-115569 (5)

理テーブルに保持されているタスクごとに定めら れた動作可能表示フラグを統出し、これを入力器 子91~9mを介して動作可能投示フラグ・レロス タ 101 ~ 10a にセットする。この動作可能投示フ ラグは、現在要求されているタスクに対し動作が 許容されているプロセッナについては [1] が初当 てられており、その他のプロセプナについてはfol が割当てられている。マスタブロセツナの CPUは、 動作可能投示フラグをレジスタ 101 ~ 10m にセツ としたのち、入力端子51を介してプロセッナ選 択指令プラグ・レンスタ50に「1」をセットする。 以後、第2回に関し説明したと同様の動作が行わ れ、実行要求があつたチスクに割付けるべきブロ セツナが延択される。従つてこの構成においては、 望き状態にありかつナスクに対する動作が許容さ れているプロセツナを選択することができるので、 空き状態にあるプロセツサを一旦選択したのちこ れについてタスクに対する動作の許否を判断する 手順が不要になり、選択時間の短縮が可能になる。 第2回及び第3回に例示したプロセツタ選択装

以において、レンスタ 8 0 を省略してゲート回路7 0 の出力をマスタブロセッサの CPU が直接説収る構成とすることもできる。あるいはまた、ブライオリティ・エンコーダ 4 0、レンスタ 3 1~3 a の一方又は双方をマスタブロセッサの CPU からイネーブル、デセーブルする構成とすることにより、レンスタ 5 0、ゲート回路 2 1~2 a 及び 7 0を省略することもできる。また、ブロセッサの CPU から通知する例を示したが、この通知を各プロセッサから行う構成とすることもできる。

またプライオリテイ・エンコーダ40の選択基準としてはレステムの特性に合わせて適宜なものを避択できる。例えば空き状態を表示している複数合のプロセツサのうち放右線又は左端のものを避択する構成、あるいは無作為的に選択する構成、これらの選択基準を負荷状況に応じて変更できる構成とすることもできる。

以上詳細に説明したように、本免明は、各プロセンサが実行中のタスクを終了したときにこのブ

ロセッチが空き状態になったことを投示するプロセッチ状態投示フラグをマスタブロセッチの CPU を介さずこのプロセッチから直接マスタブロセッチ内のレシスタにセットする構成であるから、 CPU は空きプロセッチの存在を置ちに超越でき、わずかなハードウェアの追加によりレステム全体の処理能力を大幅向上できるという利点がある。 4 図面の簡単な説明

第1 図は従来方式の問題点を説明するための数 全図、第2 図、第3 図は本発明の一実施例に使用 するプロセフサ延択装置の構成の一例を図示する プロフク図である。

1 B

